“公司半导体项目中，所有的国外合作厂商全部宣布违约，愿意赔付违约责任，德国厂商方面说他们闹罢工，樱花国厂商说他们工厂设备损毁，正在检修……总之，都无法按时交付我们需要的设备。”

唐彤递给气喘吁吁的倪院士一杯水，倪院士缓了缓，继续说道：“原本光刻机，蚀刻机等项目预计明年可以成功，现在已经无法确定时间，如今一颗螺丝钉都需要我们自己生产，看各个厂商的态度，指望进口没有太多可能了。”

许道微面色平静，他知道这一天迟早会到来，但真的没想到这一天来的如此之快。“原因呢？”

倪院士有些愧疚的说：“很抱歉，是我的原因，近期半导体项目进展很快，合作高校的论文产出数量和质量大幅度提升，由于我没有及时控制，引起了国外的关注。”

日前，耶鲁大学一名教授发表了一篇“半导体的未来在华夏”的文章。详细论证了林本坚博士的193n的沉浸式逛了技术。

最引人注目的是一组数据，大秦科技在全世界的半导体相关专利申请数量高达146项。其中很多专利是尼康等公司正在研发的157n光刻机都绕不开的技术壁垒。

可以说，这篇文章引发了整个半导体领域的地震，科研机构，厂商都将目光投向了华夏的大秦科技公司。

许道微正待安慰下自责的倪院士，IC设计事业部的吴大伟总监，和EDA软件事业部的张亚勤总监急匆匆走了进来。

吴大伟还未落座，就急匆匆的开口道，“许总，Cadence软件停止了对我们的授权，如今IC设计事业部的芯片设计工作无法进行。我紧急联系了Synopsys和MentorGraphics软件公司，均拒绝了对我们授权。”

由于张亚勤的EDA软件还未研发出来，IC设计事业部使用的是Cadence软件。智能翻译机的芯片设计就是通过Cadence软件设计出来的。

芯片设计一般分为前端的逻辑设计和后端的物理设计，芯片前端设计的开始任务是对芯片内部模块进行合理地划分功能，以及确定各个模块的功能指标，例如：中频滤波器，运算放大器，混频器，音频放大器……

再输入硬件描写语言，以代码来描述去实现模块功能，并生成电路图和状态转移图，然后再用Cadence的Verilog－XL，Cadence的NC-Verilog进行仿真，确定模块电路设计是否正确。

接着用Cadence的PKS输入硬件描述语言转换成门级网络表Netlist，去确定电路的面积，时序等目标参数上达到的标准，确定相关参数后，再一次进行仿真，确定模块电路是否无误。

进行后端设计的数据准备，是确定前期逻辑设计用硬件描述语言生成的门级网络表Netlist，以及模块电路与芯片制造工厂提供的标准单元、宏单元和IOPad的库文件相等一致，然后再进行芯片布局，芯片布线…

三大巨头的产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模……

一位从事CPU设计的工程师表示，“在没有EDA软件工具之前，搞电路要靠人手工，对于大规模集成电路有上亿晶体管的设计用手工简直是不可为的。可以说有了EDA工具，才有了超大规模集成电路设计的可能”。

如今IC设计事业部面临的问题犹如巧妇难为无米之炊，用算盘造两弹一星的时代已经过去了。

张亚勤说：“EDA软件事业部通过弱人工智能，能够极大提高EDA软件的自主程度，提高IC设计效率，缩短芯片研发周期。

弱人工智能在EDA软件上的应用可以分为五个方面：数据快速提取模型；布局中的热点检测；布局和线路；电路仿真模型，以及加速时序验证。

不过距离勉强使用，我最少还需要一年的时间。哪怕研发出来，相比于三大巨头我们还要有很长的路要走，软件生态，工业技术结合方面光靠研发是做不到的。”

许道微富有节奏的敲击着桌面，良久之后，他笑着说道：“没关系的，一年不行就十年，十年不行就二十年。IC设计事业部的芯片设计人员全部并入到EDA软件项目，一边设计，一边使用，缺人就挖，狭路相逢勇者胜。”

“砰”剧烈的开门和关门声传来，一行人抬头看向门口，许道微看着走进来的智能设备研发事业部总监林斌，笑着说：“今天挺热闹啊，有什么坏消息就说出来。”

林斌打量了一圈，苦笑着道：“许总，智能翻译机除了已经生产出来的零部件，各厂商单方面宣布了停止与公司的合作。第一代智能翻译机总共可以生产出125万台左右，第二代智能翻译机短时间内不可能出现了。”

许道微面色平静的开玩笑道：“小颖，稍后统计下公司这次挣了多少违约金，这是个好买卖啊！”

程颖白了许道微一眼：“挣不了几个钱的，公司主动寻求合作，违约责任制定的相当宽泛。”

这个玩笑不仅不好笑，反而让在场的众人更加压抑了起来。明明大秦科技是甲方，但是由于技术的落后，以及较少的订单量，签的合同甚至都不如乙方有话语权！